特開2003-17651A) (P2003-17651A) (43)公開日 平成15年1月17日(2003.1.17)


					····		
(51) Int. Cl. ³)Int. Cl. ⁷		FI		テ-マコード(参考)		
H 0 1 L	25/04		HO1L	25/04	Z	5F03	8
	21/338			27/04 E 5F102		2	
	21/822			29/80	G		
	25/18						
	27/04						
	審査請求 未請求 請求項の数7	OL			(全26頁	()	最終頁に続く
(21)出願番号	特願2001-199712(P2001-199712)		(71)出願人	0000030	78		
				株式会社	上東芝		
(22)出願日	平成13年6月29日(2001.6.29)		東京都港区芝浦一丁目1番1号				
			(72)発明者	小野 直子 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内			
			(72)発明者	山口 恵	<u> </u>		
				神奈川県	具川崎市幸区/	小向東	芝町1番地 株
				式会社東	豆芝研究開発 1	センター	一内
		İ	(74)代理人	10008380	06		
				弁理士	三好 秀和	(外7	7名)
	•						
							最終頁に続く

(54) 【発明の名称】高周波半導体装置

(57) 【要約】

【課題】 能動素子内部での位相差が少なく、小形・高性能の電力用高周波半導体装置の提供する。

【解決手段】 入力側高周波伝送線路(61a,62a,63a) 及び出力側高周波伝送線路(61b,62b,63b)を有するアセンブリ基板2、アセンブリ基板2の第1の主表面側に搭載された第1の半導体チップ51、アセンブリ基板2の第2の主表面側に搭載された第2の半導体チップ52とを有する。半導体チップ51は、第1の入力電極(ゲート電極パッド)408及び第1の出力電極(ドレイン電極)410を有する半導体能動素子を備えている。半導体チップ52は、基準面に関して、第1の入力電極408及び第1の出力電極410と、それぞれ互いに鏡像関係となる第2の入力電極428及び第2の出力電極430を有する半導体能動素子を備えている。



ł

【特許請求の範囲】

【請求項1】 入力側高周波伝送線路及び出力側高周波 伝送線路を具備し、第1の主表面及び該第1の主表面に 平行な第2の主表面を備える平板状のアセンブリ基板 と、

前記第1の主表面側に搭載され、第1の入力電極及び第 1の出力電極を有する第1の半導体能動素子を備えた第 1の半導体チップと、

前記第2の主表面側に搭載され、第2の入力電極及び第2の出力電極を有する第2の半導体能動素子を備えた第 102の半導体チップと、

前記入力側高周波伝送線路と前記第1及び第2の入力電極とを電気的に接続する入力側電気的接続手段と、

前記出力側高周波伝送線路と前記第1及び第2の出力電極とを電気的に接続する出力側電気的接続手段とを少なくとも具備し、前記第1の主表面の垂直方向から投影して、前記第1及び第2の入力電極は互いに重なり合う領域を有し、更に、前記第1及び第2の出力電極は互いに重なり合う領域を有することを特徴とする高周波半導体装置。

【請求項2】 前記第1及び第2の主表面との間の前記第1及び第2の主表面に平行な基準面に関して、前記第1の入力電極及び前記第1の出力電極は、それぞれ前記第2の入力電極及び第2の出力電極と互いに実質的な鏡像関係にあることを特徴とする請求項1記載の高周波半導体装置。

【請求項3】 前記入力側電気的接続手段は、前記アセンブリ基板を貫通する入力側貫通接続部、該入力側貫通接統部と前記第1の入力電極との接続経路に位置する第1入力側バンプ、及び該入力側貫通接統部と前記第2の 30入力電極との接続経路に位置する第2入力側バンプを具備し、前記出力側電気的接続手段は、前記アセンブリ基板を貫通する出力側貫通接統部、該出力側貫通接統部と前記第1の出力電極との接続経路に位置する第1出力側バンプ、及び該出力側貫通接統部と前記第2の出力電極との接続経路に位置する第2出力側バンプを具備することを特徴とする請求項1又は2記載の高周波半導体装置。

【請求項4】 前記第1の半導体チップの前記第1の入力電極及び前記第1の出力電極が形成された素子形成面 40が前記第1の主表面に対向し、前記第2の半導体チップの前記第2の入力電極及び前記第2の出力電極が形成された素子形成面が前記第2の主表面に対向した実装構造を有することを特徴とする請求項1~3のいずれか1項記載の高周波半導体装置。

【請求項5】 前記入力側高周波伝送線路を構成する入力側信号線及び前記出力側高周波伝送線路を構成する出力側信号線が、前記アセンブリ基板の中心層に埋め込まれていることを特徴とする請求項1~4のいずれか1項記載の高周波半導体装置。

【請求項6】 前記第1の半導体能動素子は、前記入力側高周波伝送線路から前記出力側高周波伝送線路に至る高周波信号の伝搬方向に平行な複数のストライプパターンを基礎とした第1の活性領域を有し、前記第2の半導体能動素子は、前記基準面に関して、前記第1の活性領域と互いに実質的な鏡像関係となる幾何学的構造を有する第2の活性領域を有することを特徴とする請求項1~

5のいずれか1項記載の高周波半導体装置。

【請求項7】 前記第1の半導体チップの素子形成面において、前記第1の入力電極に高周波伝送線路の一部となるチップ側入力配線が、前記第1の出力電極に高周波伝送線路の一部となるチップ側出力配線が接続され、前記第2の半導体チップの素子形成面において、前記第2の入力電極に高周波伝送線路の一部となるチップ側入力配線が、前記第2の出力電極に高周波伝送線路の一部となるチップ側出力配線が接続されていることを特徴とする請求項1~6のいずれか1項記載の高周波半導体装置。

【発明の詳細な説明】

20 [0001]

【発明の属する技術分野】本発明は、マイクロ波帯・ミリ波帯において動作可能な高出力ハイブリッド集積回路(HIC)等の高周波・高出力半導体装置に関する。【0002】

【従来の技術】近年の情報通信分野における急速な需要の伸びにより、通信回線数を増やすことが急務となってきている。このため、従来あまり使用されていなかったマイクロ波・ミリ波帯を使用するシステムの実用化が急ピッチで進められている。

【0003】高周波帯無線通信器のRF部は一般的に発振器、シンセサイザ、変調器、電力増幅器、低雑音増幅器、復調器、アンテナで構成されている。通信器には、電気特性が優れていること、小形であることが望まれる。

【0004】このうち電力増幅器は、大電力を出力する目的の回路であるため、使用半導体能動素子のゲート幅を長くする必要がある。

【0005】従来の電力増幅器用半導体能動素子のレイアウトを図16に示す。ゲート幅2mm、フィンガー数20本、フィンガー長100μm、隣接フィンガーのピッチ20μmの電力用半導体能動素子である。図16に示す従来構造の半導体装置では、半導体能動素子の総フィンガー数N_Tが4の整数倍の場合には、半導体能動素子中心部のフィンガーにより生成される信号と半導体能動素子端のフィンガーにより生成される信号と半導体能動素子端のフィンガーにより生成される信号間の位相差の原因を作る入力信号側の物理的距離1,及び出力信号側の物理的距離1,0は次の式で与えられていた。

[0006]

$$I_{1} = ((N_{T}/2) - 1) \times p \qquad \cdots \qquad (1)$$

50 $l_0 = ((N_T/4) - 1) \times (p \times 2) \cdot \cdots (2)$

ここで、pは、フィンガーピッチである。又、本明細書で、「フィンガー数」とはゲートフィンガー本数のことを指す。なお、従来の電力増幅器用半導体能動素子において、総フィンガー数 N_{T} が N_{T} =4m-2 (mは整数)の場合、即ち N_{T} =2,6,10,14,····の場合には、トランジスタ中心部のフィンガーにより生成される信号とトランジスタ端のフィンガーにより生成される信号に入りが表別の関係を作る出力信号側の物理的距離」。は、次式で与えられる。

[0007]

$$l_o = ((N_T/2) - 1) \times p$$
 (3)
 (0008)

【発明が解決しようとする課題】図16に示す電力用半 導体能動素子の場合、半導体能動素子端のフィンガーと 半導体能動素子中心部のフィンガーとの距離は180 μ mである。動作周波数が高くなり、この180 μ mの距離が問題になってくる周波数領域では、半導体能動素子中心部のフィンガーにより生成される出力信号と半導体能動素子端のフィンガーにより生成される出力信号間に位相差が生じるため、半導体能動素子全体での出力電圧 20が低くなるという問題があった。

【0009】加えて、半導体能動素子の場合、ゲート幅が広く、総フィンガー数N_Tが多いもの程、同一半導体能動素子内の位置の差による特性のバラツキが問題であった。

【0010】又、大電力用のゲート幅が広く、総フィンガー数N_Tが多い半導体能動素子の場合、発熱量が大きいため、放熱が困難であるという問題があった。

【0011】本発明は上記事情を考慮してなされたもので、その目的とするところは、半導体能動素子内部での位相差が少なく特性が均一である構造を持つ、小形、高性能で、放熱が良く、大出力電力を得られる半導体装置を提供することにある。

[0012]

【課題を解決するための手段】上記目的を達成するため に、本発明の特徴は、入力側高周波伝送線路及び出力側 高周波伝送線路を有するアセンブリ基板、アセンブリ基 板の第1の主表面側に搭載された第1の半導体チップ、 アセンブリ基板の第2の主表面側に搭載された第2の半 導体チップとを少なくとも有する3次元実装構造の高周 波半導体装置であることを要旨とする。アセンブリ基板 は、第1の主表面及びこの第1の主表面に平行な第2の 主表面を備える平板状の基板である。第1の半導体チッ プは、第1の入力電極及び第1の出力電極を有する第1 の半導体能動素子を備えている。一方、第2の半導体チ ップは、第2の半導体能動素子を備えている。更に、入 力側高周波伝送線路と第1及び第2の入力電極とを電気 的に接続する入力側電気的接続手段、及び出力側高周波 伝送線路と第1及び第2の出力電極とを電気的に接続す る出力側電気的接続手段を有する。更に本発明の特徴に 50

係る高周波半導体装置は、アセンプリ基板の第1の主表 面の垂直方向から投影して、第1及び第2の入力電極は 互いに重なり合う領域を有し、更に、第1及び第2の出 力電極は互いに重なり合う領域を有することを要旨とす る。ここで、第1及び第2の「半導体能動素子」として は、高電子移動度トランジスタ(HEMT)、ヘテロ接 合・パイポーラトランジスタ(HBT)等のパイポーラ トランジスタ(BJT)、ショットキー・ゲート型FE T (MESFET) や静電誘導トランジスタ (SIT) 10 等の種々の高周波用半導体素子を用いることが可能であ る。又、半導体能動素子の「入力電極」とはエミッタ接 地のBJTではベース電極及びソース接地のHEMT, MESFET、SITではゲート電極が該当することは 勿論である。又、半導体能動素子の「出力電極」とは、 エミッタ接地のBJTではコレクタ電極、ソース接地の HEMT, MESFET, SITにおいてはドレイン電 極が該当する。好ましくは、第1及び第2の主表面との 間の第1及び第2の主表面に平行な基準面に関して、第 1の入力電極及び第1の出力電極は、それぞれ第2の入 力電極及び第2の出力電極と互いに実質的な鏡像関係に あるように構成すれば良い。「実質的な鏡像関係」と は、入/出力電極の幾何学的形状や相対的位置が、互い に多少異なっても良いという意味である。即ち、互いの 高周波の位相の差が、高周波動作に影響を与えない範囲 内であれば、幾何学形状の僅かな差違や相対位置の僅か なずれは、第1及び第2の入力電極との関係、若しく は、第1及び第2の出力電極との関係において、ある程 度まで許容出来るという意味である。

【0013】本発明の特徴において、入力側高周波伝送 線路及び出力側高周波伝送線路には、ストリップ線路、 マイクロストリップ線路(MSL)、コプラナ・ウェー ブガイド (Coplanar Waveguide以下において「CPW」 と略記する。)等が使用可能である。入力側電気的接続 手段は、アセンプリ基板を貫通する入力側貫通接続部、 この入力側貫通接続部と第1の入力電極との接続経路に 位置する第1入力側パンプ、及びこの入力側貫通接続部 と第2の入力電極との接続経路に位置する第2入力側バ ンプを具備するように構成出来る。「入力側貫通接続 部」とは、アセンブリ基板を貫通するスルーホールとこ のスルーホールの内壁に形成されたスルーホール内壁メ タル、若しくはスルーホールの内部に埋め込まれたプラ グ金属等の構成で電気的に接続する接続部を意味する。 入力側貫通接続部と第1及び第2入力側パンプとの相対 関係は、種々のトポロジーが採用可能である。例えば、 入力側貫通接続部の中心軸上に、第1及び第2入力側パ ンプが位置しても良く、入力側貫通接続部の中心軸上か らずれた位置に第1及び第2入力側バンプが配置される ようにしても良い。一方、出力側電気的接続手段は、ア センプリ基板を貫通する出力側貫通接続部、この出力側 貫通接続部と第1の出力電極との接続経路に位置する第

1出カ側パンプ、及びこの出力側貫通接続部と第2の出力電極との接続経路に位置する第2出カ側パンプを具備するように構成出来る。「出力側貫通接続部」は、入力側貫通接続部と同様に、アセンブリ基板を貫通するスルーホールとこのスルーホールの内壁に形成されたスルーホール内壁メタル、若しくはスルーホールの内部に埋め込まれたプラグ金属等の構成で電気的に接続する接続部の意味である。この様にして、第1の半導体チップと第2の半導体チップとは、間にアセンブリ基板を挟む形で、パンプ接続でアセンブリ基板の第1及び第2主表面10に接続される。出力側貫通接続部と第1及び第2出力側パンプとの相対関係は、種々のトポロジーが採用可能である。

【0014】本発明の高周波半導体装置において、例えば、第1又は第2の半導体チップの素子形成面に搭載される第1又は第2半導体能動素子の総フィンガー数N_Tが4の整数倍の場合を考える。マイクロ波帯・ミリ波帯等の高周波では、第1又は第2半導体能動素子の中心部のフィンガーにより生成される信号と第1又は第2半導体能動素子の端のフィンガーにより生成される信号間に位20相差の原因を作る物理的距離が問題となる。即ち、信号間の位相差の原因を作る入力信号側の物理的距離1、及び出力信号側の物理的距離1、は、第1又は第2の半導体チップに搭載された第1又は第2半導体能動素子の総フィンガー数N_{II}=N_T/2を用いて、次式で与えられる:

 $l_1 = ((N_1 / 2) - 1) \times p$ ···· (4) $l_0 = ((N_1 / 4) - 1) \times (p \times 2)$ ···· (5) 又、本発明の高周波半導体装置において、第1又は第2半導体能動素子の総フィンガー数 N_1 が $N_1 = 4m - 2$ (mは整数)場合、即ち $N_1 = 2$, 6, 10, 14, ··· ·· の場合には、トランジスタ中心部のフィンガーにより生成される信号とトランジスタ端のフィンガーにより生成される信号間の位相差の原因を作る出力信号側の物理的距離 l_0 は、次式で与えられる:

 $l_o = ((N_{ii}/2) - 1) \times p \cdots (6)$

(4) 式を前述の(1) 式と比較し、(5) 式を(或いは(6) 式を)前述の(2) 式(或いは(3) 式を)と比較すれば、第1又は第2半導体能動素子のフィンガー数の合計である総フィンガー数N_T=2N_Hの関係を用い 40ることにより、本発明の高周波半導体装置は、従来のものに比べ、第1又は第2半導体能動素子の内部の出力信号間に位相差を約半分に低減することが分かる。即ち、第1又は第2半導体能動素子内部での位相差を少なく出来るので、高周波特性を均一に出来る。このため、小形、高性能で、放熱が良く、大出力電力を得られる高周波半導体装置が提供出来る。

【0015】本発明の3次元実装構造は、フリップチップ実装構造(フェイスダウン構造)及びノーマルチップ 実装構造(フェイスアップ構造)のいずれでも構わな い。例えば、フリップチップ実装構造では、第1の半導体チップの第1の入力電極及び第1の出力電極が形成された素子形成面がアセンブリ基板の第1の主表面に対向し、第2の半導体チップの第2の入力電極及び第2の出力電極が形成された素子形成面がアセンブリ基板の第2の主表面に対向した実装構造となる。この場合、第1の半導体能動素子の電極用バンプと第2の半導体能動素子電極用バンプとが、アセンブリ基板を挟む形で対向した位置にあり、加えて両者のバンプに挟まれるアセンブリ基板の位置にスルーホールを配置すれば良い。

【0016】入力側高周波伝送線路及び出力側高周波伝 送線路には、ストリップ線路、マイクロストリップ線路 (MSL)、コプラナ・ウェーブガイド (Coplanar Wav eguide以下において「CPW」と略記する。) 等が使用 可能である。ストリップ線路の場合では、入力側高周波 伝送線路を構成する入力側信号線及び出力側高周波伝送 線路を構成する出力側信号線が、アセンブリ基板の中心 層に埋め込まれていることが好ましい。入力側信号配線 に対向して、アセンブリ基板の第1の主表面に第1入力 側グランドプレート、アセンブリ基板の第2の主表面に 第2入力側グランドプレートを配置すれば、ストリップ ライン構造が実現する。同様に、出力側信号配線に対向 して、アセンブリ基板の第1の主表面に第1出力側グラ ンドプレート、アセンブリ基板の第2の主表面に第2出 カ側グランドプレートを配置すればストリップライン構 造が実現出来る。

【0017】本発明の特徴において、第1の半導体能動素子は、入力側高周波伝送線路から出力側高周波伝送線路に至る高周波信号の伝搬方向に平行な複数のストライプパターンを基礎とした第1の活性領域を有し、第2の半導体能動素子は、基準面に関して、第1の活性領域と互いに実質的な鏡像関係となる幾何学的構造を有する第2の活性領域を有することが好ましい。「実質的な鏡像関係」とは、互いの高周波の位相の差が、高周波動作に影響を与えない範囲内であれば、若干幾何学形状の差違や相対位置のずれがあってもかまわないという意味である。

【0018】更に、本発明の特徴において、第1の半導体チップの素子形成面において、第1の入力電極に高周波伝送線路の一部となるチップ側入力配線が、第1の出力電極に高周波伝送線路の一部となるチップ側出力配線が接続され、第2の半導体チップの素子形成面において、第2の入力電極に高周波伝送線路の一部となるチップ側入力配線が、第2の出力電極に高周波伝送線路の一部となるチップ側入力配線が、第2の出力電極に高周波伝送線路の一部となるチップ側出力配線が接続されていることが好ましい。

[0019]

【発明の実施の形態】次に、図面を参照して、半導体能動素子としては、HEMTを例に、本発明の第1~第6 の実施の形態を説明する。以下の図面の記載において、 同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0020】(第1の実施の形態)図1及び図2に示すように、本発明の第1の実施の形態に係る高周波半導体装置は、入力側高周波伝送線路(61a,62a,63 10 a)及び出力側高周波伝送線路(61b,62b,63 b)を有する多層構造のアセンブリ基板2、多層構造のアセンブリ基板2の第1の主表面側に搭載された第1の半導体チップ51、多層構造のアセンブリ基板2の第2の主表面側に搭載された第2の半導体チップ52とを少なくとも有する3次元実装構造を有する。

【0021】多層構造のアセンブリ基板 2 は、互いに対向した第 1 及び第 2 の主表面を備える平板状の基板である。多層構造のアセンブリ基板 2 の中心層には、一定の線幅を有するストライプ形状の入力側信号配線 62 a 及び出力側信号配線 62 b が埋め込まれている。入力側信号配線 62 a 及び出力側信号配線 62 は、アセンブリ基板 2 がアルミナ($A1_2O_3$)、窒化アルミニウム(A1 N)等のセラミックの場合タングステン(W)を用いれば良い。又、アセンブリ基板 2 が低温焼成基板(L T C C: Low Tempereture Co-fired Cermics)の場合は銅

(Cu)を用いることが好ましい。そして、入力側信号 配線62aに対向して、多層構造のアセンブリ基板2の 第1の主表面に第1入力側グランドプレート61a、ア センブリ基板2の第2の主表面に第2入力側グランドプ 30 レート63aが配置されストリップライン構造を実現し ている。一方、出力側信号配線62bに対向して、アセ ンプリ基板2の第1の主表面に第1出力側グランドプレ ート61b、アセンブリ基板2の第2の主表面に第2出 カ側グランドプレート63bが配置されストリップライ ン構造を実現している。多層構造のアセンプリ基板2に は、スルーホール31, 32, 33t, 33b, 34 t, 34bが形成されている。スルーホール31, 3 2, 33t, 33b, 34t, 34bには、それぞれ、 スルーホール内壁メタル71,72,73t,73b, 74t,74bが形成されている。スルーホール内壁メ タル71の上端にはバンプパッド82tが、スルーホー ル内壁メタル71の下端にはパンプパッド82bが接続 されている。同様に、スルーホール内壁メタル72の上 端にはパンプパッド81tが、スルーホール内壁メタル 72の下端にはパンプパッド81bが接続されている。 又、スルーホール内壁メタル73tの上端にはパンプパ ッド84tが、スルーホール内壁メタル73tの下端に は出力側信号配線62bが接続され、スルーホール内壁 メタル74 tの上端にはパンプパッド83 tが、スルー 50

ホール内壁メタル74tの下端には入力側信号配線62 aが接続されている。更に、スルーホール内壁メタル73 bの下端にはパンプバッド84bが、スルーホール内壁メタル73 bの上端には出力側信号配線62bが接続され、スルーホール内壁メタル74bの下端にはパンプバッド83bが、スルーホール内壁メタル74bの上端には入力側信号配線62aが接続されている。

【0022】第1の半導体チップ51は、第1の入力電 極(ゲート電極パッド)408及び第1の出力電極(ド レイン電極) 410を有する第1の半導体能動素子を備 えている。第1の半導体チップ51には、櫛型構造を持 つゲート電極(ゲートフィンガー部) 409とゲート電 極409を集合するゲート電極パッド408が形成され ている。図1の平面図には、総フィンガー数N₁₁=10 本のゲートフィンガーが示されている。更に、櫛型構造 ン電極410が配置されている。ドレイン電極410の 櫛の5本の歯(フィンガー部)の部分を挟むようにゲー ト電極409が配置され、ゲート電極409を挟んで更 に、4本のストライプ状のソース電極411が配置され ている。即ち、櫛型構造のドレイン電極410と複数 (4本)のストライプ状のソース電極411とは、イン ターディジタル(交叉指状)に配置され、それぞれの、 ドレイン電極410とソース電極411との間に細線の ゲート電極409が配置されている。ドレイン電極41 0、ソース電極411、及びゲート電極409は、活性 領域405の内部に配置されている。複数(4本)のス トライプ状のソース電極411のそれぞれは、互いにエ アープリッジ311,312により接続され、エアープ リッジ311,312は、平面パターン上、活性領域4 05の外部に位置するソース電極パッド412,413 に接続されている。ソース電極パッド412, 413の ゲート電極409に対向する部分(活性領域405の内 部に位置する部分)はストライプ状のソース電極411 と同一の機能をなすので、実質的には活性領域405の 内部には、6本のソース電極が存在するのと等価であ る。ゲート電極パッド408と同様に、ドレイン電極4 10の5本の歯(フィンガー部)を集合する部分(ドレ イン電極集合部)も活性領域405の外部に位置する。 ゲート電極パッド408、ドレイン電極集合部、及びソ ース電極パッド412,413のそれぞれの上部には、 半田ポール等のパンプ43t, 44t, 41t, 42t が配置されている。

【0023】一方、平面図の図示を省略しているが、第2の半導体チップ52は、第2の半導体能動素子を備えている。この第2の半導体能動素子は、第1及び第2の主表面との間の第1及び第2の主表面に平行な基準面に関して、第1の半導体能動素子の第1の入力電極(ゲート電極パッド)408及び第1の出力電極(ドレイン電極)410と、それぞれ互いに実質的な鏡像関係となる

2,413とソース電極パッド432,433とは互い に重なり合う領域を有している。

10

第2の入力電極(ゲート電極パッド)428及び第2の 出力電極(ドレイン電極) 430を有する。図2(b) には、アセンブリ基板2の第1の主表面の垂直方向から 投影して、第1の入力電極(ゲート電極パッド) 408 及び第2の入力電極(ゲート電極パッド) 428は互い に重なり合う領域を有し、更に、第1の出力電極(ドレ イン電極) 410及び第2の出力電極(ドレイン電極) 430は互いに重なり合う領域を有することが示されて いる。即ち、第2の半導体チップ52には、図1と同様 な櫛型構造を持つゲート電極(ゲートフィンガー部)と 10 ゲート電極を集合するゲート電極パッド428が第1の 半導体チップ51と実質的な鏡像関係のトポロジーで形 成されている。更に、櫛型構造を持つゲート電極と対向 る。ドレイン電極430の櫛の5本のフィンガーの部分 を挟むようにゲート電極が配置され、ゲート電極を挟ん で更に、4本のストライプ状のソース電極431が配置 されている。即ち、櫛型構造のドレイン電極430と4 本のストライプ状のソース電極431とは、インターデ ィジタルに配置され、それぞれの、ドレイン電極430 20 とソース電極431との間にゲートフィンガー部が配置 されている。ドレイン電極430、ソース電極431、 及びゲートフィンガー部は、活性領域406の内部に配 置されている。4本のストライプ状のソース電極431 のそれぞれは、互いにエアーブリッジ313,314に より接続され、エアーブリッジ313,314は、平面 パターン上、活性領域406の外部に位置するソース電 極パッド432、433に接続されている。ソース電極 パッド432,433のゲートフィンガー部に対向する 部分(活性領域406の内部に位置する部分)はストラ 30 イプ状のソース電極431と同一の機能をなすので、実 質的には活性領域406の内部には、6本のソース電極 が存在するのと等価である。ゲート電極パッド428と 同様に、ドレイン電極430の5本のフィンガー部を集 合するドレイン電極集合部も活性領域406の外部に位 置する。ゲート電極パッド428、ドレイン電極集合 部、及びソース電極パッド432、433のそれぞれの 上部には、バンプ43b, 44b, 41b, 42bが配 置されている。

【0025】本発明の第1の実施形態に係る3次元実装 構造は、フリップチップ実装構造(フェイスダウン構 造)である。このフリップチップ実装構造は、第1の半 導体チップ51の第1の入力電極(ゲート電極パッド) 408及び第1の出力電極(ドレイン電極)410が形 成された素子形成面が多層構造のアセンブリ基板2の第 1の主表面に対向し、第2の半導体チップ52の第2の 入力電極(ゲート電極パッド)428及び第2の出力電 極(ドレイン電極) 430が形成された素子形成面がア センブリ基板2の第2の主表面に対向した実装構造とな っている。更に、この3次元実装構造は、第1の半導体 能動素子は、入力側高周波伝送線路(61a,62a, 63a)から出力側高周波伝送線路(61b.62b. 63b)に至る高周波信号の伝搬方向に平行な複数のス トライプパターンを基礎とした第1の活性領域405を 有し、第2の半導体能動素子は、基準面に関して、第1 の活性領域405と互いに鏡像関係となる幾何学的構造

れたHEMTのパターンと及び第2の半導体チップ52 に搭載されたHEMTのパターンとは、多層構造のアセ ンプリ基板2の内部の第1及び第2の主表面に平行な基 準面に関して、互いに実質的な鏡像関係になっている。 例えば、図2(a)に示すように、第1の半導体チップ 51に搭載されたHEMTのソース電極パッド412. 413と第2の半導体チップ52に搭載されたHEMT のソース電極バッド432、433とは互いに鏡像関係 になっている。このため、アセンブリ基板2の第1の主 表面の垂直方向から投影して、ソース電極パッド41

を有する第2の活性領域406を有する。 【0026】この様な実質的な鏡像関係のトポロジーを 基礎として、第1の実施形態に係る3次元実装構造は、 入力側高周波伝送線路(61a,62a,63a)と第 1及び第2の入力電極(ゲート電極パッド)428とを 電気的に接続する入力側電気的接続手段(43t,83 t, 74t, 34t, 34b, 74b, 83b, 43 b)、及び出力側高周波伝送線路(61b,62b,6 3b)と第1及び第2の出力電極(ドレイン電極)43 0とを電気的に接続する出力側電気的接続手段(44 t, 84t, 73t, 33t, 33b, 73b, 84 b、44b)を有する。入力側電気的接続手段(43 t, 83t, 74t, 34t, 34b, 74b, 83 b、43b)は、アセンプリ基板2を貫通する入力側貫 通接続部(74t, 34t, 34b, 74b)、この入 力側貫通接続部(74t,34t,34b,74b)と 第1の入力電極(ゲート電極パッド)408との接続経 路に位置する第1入力側パンプ43 t、パンプパッド8 3 t、及びこの入力側貫通接続部(74t,34t,3 4 b, 7 4 b) と第2の入力電極(ゲート電極パッド) 【0024】そして、第1の半導体チップ51に搭載さ 40 428との接続経路に位置するバンプバッド83b、第 2入力側バンプ43bを具備する。入力側貫通接続部 は、アセンブリ基板2を貫通するスルーホール(34 t, 34b)とこのスルーホールの内壁に形成されたス ルーホール内壁メタル(74t,74b)とから構成さ れている。つまり、図2(b)に示すように、第1の半 導体チップ51に搭載されたHEMTの第1のゲート電 極パッド408と第2の半導体チップ52に搭載された HEMTの第2のゲート電極パッド428とは互いに鏡 像関係になっているが、第1のゲート電極パッド408 50 は、第1入力側パンプ43tを介してパンプパッド83

tに接続され、第2のゲート電極パッド448は、第2 入力側パンプ43bを介してパンプパッド83bに接続されるので、結局、スルーホール内壁メタル74t、74bにより、ゲート電極パッド408及び448は、共に入力側信号線62aに電気的に接続される。なお、スルーホール内壁メタル(74t,74b)の代わりに、スルーホール(34t,34b)の内部に埋め込まれたプラグ金属等の構成で電気的に接続して、入力側貫通接続部を構成しても良い。

【0027】一方、出力側電気的接続手段(44t, 8 10 4t, 73t, 33t, 33b, 73b, 84b, 44 b) は、アセンプリ基板2を貫通する出力側貫通接続部 (73t, 33t, 33b, 73b)、この出力側貫通 接続部と第1の出力電極 (ドレイン電極) 410との接 続経路に位置する第1出力側パンプ44t、バンプパッ ド84t、及びこの出力側貫通接続部と第2の出力電極 (ドレイン電極) 430との接続経路に位置するバンプ パッド84b、第2出力側パンプ44bを具備する。出 力側貫通接続部は、入力側貫通接続部と同様に、アセン ブリ基板2を貫通するスルーホール (33t, 33b) とこのスルーホールの内壁に形成されたスルーホール内 壁メタル(73t,73b)とから構成されている。つ まり、図2(b)に示すように、第1の半導体チップ5 1に搭載されたHEMTの第1のドレイン電極410と 第2の半導体チップ52に搭載されたHEMTの第2の ドレイン電極430とは互いに鏡像関係になっている が、第1のドレイン電極410は、第1出力側パンプ4 4 tを介してパンプパッド84 tに接続され、第2のド レイン電極430は、第2出力側パンプ44bを介して パンプパッド84bに接続されるので、結局、スルーホ 30 ール内壁メタル73t,73bにより、ドレイン電極4 10及び433は、共に出力側信号線62bに電気的に 接続される。なお、スルーホール (33t, 33b) の 内部に埋め込まれたプラグ金属等の構成で電気的に接続 して出力側貫通接続部を構成しても良い。更に、ソース 電極パッド412は、パンプ41tを介してパンプパッ ド81tに接続され、ソース電極パッド432は、パン プ41bを介してパンプパッド81bに接続されるの で、結局、スルーホール内壁メタル72により、ソース 電極パッド412及び432は互いに電気的に接続され 40 る。同様に、ソース電極パッド413は、バンプ42t を介してパンプパッド82tに接続され、ソース電極パ ッド433は、パンプ42bを介してパンプパッド82 bに接続されるので、結局、スルーホール内壁メタル7 1により、ソース電極パッド413及び433は互いに 電気的に接続される。

【0028】図1に示す第1の実施形態に用いる第1又は第2半導体能動素子の総フィンガー数 $N_{H}=10$ 本であるから、 $N_{H}=4m-2$ (m=3)の場合となるので、上述の(4)式及び(6)式が使用出来る。即ち、

(4) 式から信号間の位相差の原因を作る入力信号側の物理的距離 $l_1 = ((10/2) - 1) \times p = 4p$,

12

(6) 式から、信号間の位相差の原因を作る出力信号側 の物理的距離 $l_o = ((10/2) - 1) \times p = 4 p$ で 与えられる。これに対して、従来の高周波半導体装置で は、HEMTの総フィンガー数N_T=2N_Hの関係からN T=20本(4の倍数)で、同一の総フィンガー数にな り、冒頭で述べた(1)式及び(2)式が使用出来る。 即ち、(1)式から信号間の位相差の原因を作る入力信 号側の物理的距離 $l_1 = ((20/2) - 1) \times p = 9$ p, (2) 式から、信号間の位相差の原因を作る出力信 号側の物理的距離 lo=((20/4)-1)×2p= 8 pで与えられる。つまり、第1の実施の形態に係る高 周波半導体装置では、HEMT内部での位相差が、約半 分になり、且つ小形・高性能の高周波半導体装置が可能 になる。つまり、第1の半導体チップ51と第2の半導 体チップ52とに分割することにより、HEMTの総フ ィンガー数N_T=2N_{II}を大きな一定に維持しつつ、従来 のものに比べ、HEMT内部の出力信号間に位相差を約 半分に低減することが出来る。

【0029】図3は、本発明の第1の実施の形態の変形例(第1の変形例)に係る高周波半導体装置の図2

(a) に対応する断面図である。本発明の第1の実施の 形態の第1の変形例に係る高周波半導体装置は、第1の 半導体チップ51に半田等の熱伝導性接着剤3tを介して放熱板4tが接着され、第2の半導体チップ52に熱 伝導性接着剤3bを介して放熱板4bが接着され、更に 放熱特性を改善したものである。熱伝導性接着剤3t、 3bとしてはシリコングリース等の熱伝導性グリースを 用いることも可能である。放熱板4t,4bとしてはフィン構造のアルミニウム(A1)、銅(Cu)等の高熱 イン構造のアルミニウム(A1)、銅(Cu)等の高熱 t,4bをされに水冷しても良い。第1の半導体チップ 51及び第2の半導体チップ52をそれぞれ第1及び第 2の主表面にフリップチップ構造で搭載するアセンブリ 基板2等、他の構造は図1及び図2の説明と重複するの で省略する。

【0030】図17は、本発明の第1の実施の形態の変形例(第2の変形例)に係る高周波半導体装置の図2に対応する断面図である。本発明の第1の実施の形態の第2の変形例に係る高周波半導体装置は、第1の半導体チップ51とアセンブリ基板2との間、及び第2の半導体チップ52とアセンブリ基板2との間に、それぞれ封止用樹脂701t、701bは、活性領域405、406を避けて、活性領域405、406を囲むように形成されている。図17に示すように、第1の半導体チップ51とアセンブリ基板2との間、及び第2の半導体チップ52とアセンブリ基板2との間をそれぞれ封50止用樹脂701t、701bで封止することにより、第

1の半導体チップ51とアセンブリ基板2との接続信頼性、及び第2の半導体チップ52とアセンブリ基板2との接続信頼性が向上する。更に、第1の半導体チップ51及び第2の半導体チップ52の特性が、大気中の水分等の影響で劣化するのを防止出来、実装信頼性が向上する。しかも、図17に示す構造は、封止用樹脂701t、701bによるされているので、封止用樹脂701t、701bによる

【0031】但し、誘電損失に起因した高周波特性の低 10下を問題しない場合は、図18に示す第1の実施の形態の第3の変形例に係る高周波半導体装置のように、活性領域405,406の部分を含めて、第1の半導体チップ51とアセンブリ基板2との間、及び第2の半導体チップ52とアセンブリ基板2との間に、それぞれ封止用樹脂702t、702bで完全に密閉しても良い。図18に示す第3の変形例に係る高周波半導体装置は、封止工程が簡易になる利点に加え、接続信頼性や実装信頼性が図17に示す第2の変形例よりも、更に向上する。

誘電損失に起因した高周波特性の低下を回避出来る。

【0032】図17及び図18に示す構造に用いる封止 20 用樹脂701t,701b,702t,702bとして は、異方性導電フィルム(ACF)、非導電性フィルム (NCF)、異方性導電ペースト(ACP)、非導電性 ペースト(NCP)、或いはアセンブリ後入れ封止樹脂 等が採用可能である。

【0033】本発明の第1の実施の形態に係る高周波半 導体装置の入力側貫通接続部(74t, 34t, 34 b, 74b)と第1入力側パンプ43t及び第2入力側 パンプ43bとの相対関係は、種々のトポロジーが採用 可能である。例えば、図1及び図2に示すように入力側 30 貫通接続部(74t, 34t, 34b, 74b)の中心 軸上に、第1入力側バンプ43 t 及び第2入力側バンプ 43bが位置しても良いが、図19及び図20の第4の 変形例に係る高周波半導体装置に示すように、入力側貫 通接続部 (74t, 34t, 34b, 74b) の中心軸 上からずれた位置に第1入力側パンプ43 t 及び第2入 力側パンプ43bが配置されるようにしても良い。出力 側貫通接続部(73t, 33t, 33b, 73b) と第 1出力側パンプ44t及び第2出力側パンプ44bとの 相対関係は、種々のトポロジーが採用可能で、図19及 40 び図20においては、出力側貫通接続部(73t,33 t , 3 3 b , 7 3 b) の中心軸上からずれた位置に第 1 出力側バンプ44t及び第2出力側バンプ44bが配置 されている。第1の実施の形態の第4の変形例に係る高 周波半導体装置においては、図19の平面図、図20の 断面図から明らかなように、第1入力側パンプ43tの 位置と比較して、活性領域405からより離れた位置に スルーホール34tの位置が存在する。又、第1出力側 パンプ44tの位置と比較して、活性領域405からよ り離れた位置にスルーホール33tの位置が存在する。

14

逆に、バンプ42tの位置と比較して、活性領域405により近い位置にスルーホール31の位置が、バンプ41tの位置と比較して、活性領域405により近い位置にスルーホール32の位置が存在する。図19に対応する平面図は省略しているが、図20からは、第2入力側バンプ43bの位置と比較して、活性領域406からより離れた位置にスルーホール34bの位置が存在することが分かる。又、第2出力側バンプ44bの位置と比較して、活性領域406からより離れた位置にスルーホール33bの位置が存在し、バンプ42bの位置と比較して、活性領域406により近い位置にスルーホール31の位置が、バンプ41bの位置と比較して、活性領域406により近い位置にスルーホール32の位置が存在する。

【0034】アセンブリ基板2の表面のスルーホール3 1, 32, 33t, 33b, 34t, 34bの位置に凹 凸がある場合、この凹凸が原因となり、バンプパッド8 1t, 82t, 83t, 84t, 81b, 82b, 83 b, 84bの平坦性が低下する。この場合は、バンプ4 3t, 44t, 41t, 42t, 43b, 44b, 41 b, 42bとアセンブリ基板2との接着強度が弱まるこ とがある。しかし、図19及び図20に示すような、バ ンプ43t, 44t, 41t, 42t, 43b, 44 b, 41b, 42bに近接し、且つ重ならない位置にス ルーホール31, 32, 33t, 33b, 34t, 34 bを配置したトポロジーによれば、アセンブリ基板2の 表面の、パンプパッド81t, 82t, 83t, 84 t, 81b, 82b, 83b, 84bが平坦に出来る。 このため、バンプ43t, 44t, 41t, 42t, 4 3 b, 4 4 b, 4 1 b, 4 2 bとアセンブリ基板 2 との 接着強度を向上させることが可能になる。

【0035】更に、第5の変形例として、図21の平面 図、図22の断面図に示すような構造でも良い。第5の 変形例では、第4の変形例と同様に、第1入力側パンプ 43tの位置と比較して、活性領域405からより離れ た位置にスルーホール34tの位置が、第1出力側パン プ44tの位置と比較して、活性領域405からより離 れた位置にスルーホール33tの位置が存在する。しか し、第4の変形例と同様とは異なり、パンプ42tの位 置と比較して、活性領域405からより離れた位置にス ルーホール31の位置が、バンプ41tの位置と比較し て、活性領域405からより離れた位置にスルーホール 32の位置が存在する。図21に対応する平面図は省略 しているが、図22からは、バンプ42bの位置と比較 して、活性領域406からより離れた位置にスルーホー ル31の位置が、パンプ41bの位置と比較して、活性 領域406により近い位置にスルーホール32の位置が 存在する。図示を省略しているが、第2入力側パンプ4 3 bの位置と比較して、活性領域 4 0 6 からより離れた 位置にスルーホール34bの位置が存在し、第2出力側

バンプ44bの位置と比較して、活性領域406からよ り離れた位置にスルーホール33bの位置が存在するこ とは図20(b)と同様である。

【0036】図21及び図22に示すようなトポロジー によれば、第4の変形例と同様に、アセンブリ基板2の 表面の、バンプパッド81t,82t,83t,84 t, 81b, 82b, 83b, 84bが平坦に出来る。 このため、バンプ43t, 44t, 41t, 42t, 4 3b, 44b, 41b, 42bとアセンブリ基板2との 接着強度を向上させることが可能になる。

【0037】図4~図8は図1及び図2に示した本発明 の第1の実施の形態に係る高周波半導体装置の製造方法 を説明する断面図で、HEMTに用いられる積層構造ウ エハを示したものである。

【0038】(a)まず、図4に示したように半絶縁性 GaAs等の半導体基板(半導体ウエハ)21の上にn 型パッファ層22、n型チャネル層23、n⁻型スペー サ層24、n型電子供給層25、n型ショットキーコン タクト層26、n⁺型オーミックコンタクト層27をM OCVD法、MBE法等により連続的に順次エピタキシ 20 ャル成長する。n型チャネル層23は故意には不純物が 添加されていない、いわゆる「アンドーブ層」である。 電子供給層25から電子が供給されて、 n型チャネル層 23に2次元電子ガスが形成される。

【0039】(b)図示を省略しているが、エピタキシ ャル成長層22~27の図1及び図2に示す活性領域4 05,406の予定領域以外の部分を反応性イオンエッ チング (RIE) により半導体基板 2 1 が露出するまで エッチングして素子分離溝を形成し、この素子分離溝内 を素子分離絶縁膜で埋め込んで素子分離領域を形成す る。素子分離領域で周囲を囲まれた範囲が活性領域40 5,406になる。なお、素子分離領域はプロトン照射 により、エピタキシャル成長層22~27を高抵抗領域 にして、形成しても良い。この後、フォトレジスト膜を スピン・コーティングし、所定のマスクを用いて露光・ 現像することにより、n⁺型オーミックコンタクト層2 7の上部の所定の部分のみに複数のストライプ状の閉口 部を有するパターンを形成する。そして、このフォトレ ジスト膜を下地に、Au-Ge/Ni/Au等のメタル 材料を蒸着する。その後、このフォトレジスト膜を剥離 40 一致するように多層構造のアセンブリ基板2を、第2の する。即ち、いわゆるリフトオフ法により、図4のよう に、複数のソース領域予定領域に複数のソース電極41 1を、複数のドレイン領域予定領域に複数のドレイン電 極410を、インターディジタルに形成する。

【0040】(c)続いて、ゲート領域予定領域に開口 を持つフォトレジスト・パターンを形成し、このフォト レジスト・パターンを用いてゲート領域のオーミックコ ンタクト層27をエッチングし、ショットキーコンタク ト層26を露出させる。そして、フォトレジスト膜をス ピン・コーティングし、所定のマスクを用いて露光・現 50

像することにより、露出したショットキーコンタクト層 26の上部の所定の部分のみに細線状の開口部を有する パターンを形成する。そして、このフォトレジスト膜を 下地に、Ti/Pt/Au等のゲート電極材料を蒸着す る。その後、このフォトレジスト膜を剥離するリフトオ フ加工をして、図5に示すような断面形状がT型のゲー ト電極409を形成する。

16

【0041】(d)次に、ソース電極411、ドレイン 電極410、ゲート電極409の上部に低温CVD(L 10 TCVD) で酸化膜 (SiOz膜) 28を堆積し、図6 に示すように化学的機械研磨(CMP)で、表面を平坦 化する。その後、酸化膜28の上に、フォトレジスト膜 をコーティングし、所定のマスクを用いて露光・現像す ることにより、ソース電極411の上部に開口部を有す るフォトレジスト膜のマスクを形成する。そして、この フォトレジスト膜のマスクを用いて、ソース電極411 の上部の酸化膜28をRIEで選択的に除去し、ソース コンタクトホールを開口する。ソースコンタクトホール を開口に用いたフォトレジスト膜を除去後、更に新たな フォトレジスト膜を酸化膜28の上に、コーティング し、所定のマスクを用いて露光・現像することにより、 エアーブリッジ形成予定領域に開口部を有するパターン を形成する。そして、このフォトレジスト膜を下地にし て、Au等のメタル材料を蒸着し、リフトオフ法によ り、図7に示すようにエアーブリッジ311 (312) の配線パターンを形成する。

【0042】(e)その後、酸化膜28を緩衝フッ酸溶 液等の酸化膜エッチング液で除去すれば、図8に示すよ うに、第1の半導体チップ51エアーブリッジ311 (312)の配線パターンが完成する。この後、所定の ダイシングラインに沿って、半導体ウエハを切断すれ ば、同一工程で、第1の半導体チップ51と第2の半導 体チップ52が用意される。

【0043】(f)この後、第2の半導体チップ52の ゲート電極パッド428、ドレイン電極集合部、及びソ ース電極パッド432,433のそれぞれの上部には、 パンプ43b, 44b, 41b, 42bを配置する。そ して、このパンプ43b, 44b, 41b, 42bの位 置とパンプパッド83b, 84b, 81b, 82bとが 半導体チップ52の上に搭載する。更に、多層構造のア センプリ基板2のパンプパッド83t,84t,81 t, 82 t の上にそれぞれパンプ43 t, 44 t, 41 t, 42 t を配置する。そして、このパンプ43 t, 4 4 t, 4 1 t, 4 2 t と、第 1 の半導体チップ 5 1 のゲ ート電極パッド408、ドレイン電極集合部、及びソー ス電極パッド412、413のそれぞれの位置を合わせ る。この後熱処理をし、第1の半導体チップ51と第2 の半導体チップ52とを、それぞれのHEMTの電極部 分を対向させ、間にアセンブリ基板2を挟む形で、パン

プ接続すれば、図1及び図2に示す本発明の第1の実施 の形態に係る高周波半導体装置が完成する。

【0044】(第2の実施の形態)本発明の第2の実施の形態に係る高周波半導体装置が、第1の実施の形態と異なる点は、図9に示すように、アセンブリ基板2に誘電体単層のものを用いたことである。本発明の第2の実施の形態に係る高周波半導体装置に用いる第1の半導体チップ51の平面図は、第1の実施の形態で説明した図1と同一であるので、図示を省略する。図9(a)は、図1のA-A方向に沿った断面図で、図9(b)は、図101のB-B方向に沿った断面図である。

【0045】図9に示すように、本発明の第2の実施の 形態に係る高周波半導体装置に用いる誘電体単層のアセ ンプリ基板2の第1の主表面には、一定の線幅を有する ストライプ形状の入力側信号配線62a及び出力側信号 配線62bが形成されている。そして、入力側信号配線 62 a に対向して、誘電体単層のアセンブリ基板2の第 2の主表面に入力側グランドプレート64aが配置され マイクロストリップライン構造を実現している。一方、 出力側信号配線62bに対向して、アセンブリ基板2の 20 第2の主表面に出力側グランドプレート64 bが配置さ れマイクロストリップライン構造を実現している。誘電 体単層のアセンブリ基板2には、スルーホール31,3 2, 33, 34が形成されている。スルーホール31, 32,33,34には、それぞれ、スルーホール内壁メ タル71,72,73,74が形成されている。スルー ホール内壁メタル71の上端にはバンプパッド82t が、スルーホール内壁メタル71の下端にはパンプパッ ド82bが接続されている。同様に、スルーホール内壁 メタル72の上端にはバンプパッド81 tが、スルーホ 30 ール内壁メタル72の下端にはバンプパッド81bが接 続されている。又、スルーホール内壁メタル73の上端 には出力側信号線62bの端部(バンプパッド)が、ス ルーホール内壁メタル73の下端にはバンプパッド84 bが接続され、スルーホール内壁メタル74の上端には 入力側信号線62aの端部(バンプパッド)が、スルー ホール内壁メタル74の下端にはバンプパッド83bが 接続されている。

【0046】第1の半導体チップ51の第1の入力電極 (ゲート電極パッド) 408、第1の出力電極 (ドレイ 40 ン電極集合部)、及びソース電極パッド412, 413 のそれぞれの上部には、半田ボール等のパンプ43t, 44t, 41t, 42tが配置されている。又、第2の半導体チップ52の第2の入力電極 (ゲート電極パッド) 428、第2の出力電極 (ドレイン電極集合部)、及びソース電極パッド432, 433のそれぞれの上部には、パンプ43b, 44b, 41b, 42bが配置されている。

【0047】第1の実施の形態と同様に、第1の半導体 チップ51に搭載されたHEMTのパターンと及び第2 50

の半導体チップ52に搭載されたHEMTのパターンと は、誘電体単層のアセンブリ基板2に関して互いに実質 的な鏡像関係になっている。図9(a)に示すように、 第1の半導体チップ51に搭載されたHEMTのソース 電極パッド412、413と第2の半導体チップ52に 搭載されたHEMTのソース電極パッド432,433 とは互いに実質的な鏡像関係になっている。ソース電極 パッド412は、バンプ41tを介してバンプパッド8 1 tに接続され、ソース電極パッド432は、バンプ4 1 bを介してバンプパッド81 bに接続されるので、結 局、スルーホール内壁メタル72により、ソース電極パ ッド412及び432は互いに電気的に接続される。同 様に、ソース電極パッド413は、バンプ42tを介し てバンプパッド82tに接続され、ソース電極パッド4 33は、バンプ42bを介してバンプパッド82bに接 続されるので、結局、スルーホール内壁メタル71によ り、ソース電極パッド413及び433は互いに電気的 に接続される。更に、図9(b)に示すように、第1の 半導体チップ51に搭載されたHEMTの第1の入力電 極(ゲート電極パッド)408及びドレイン電極410 と第2の半導体チップ52に搭載されたHEMTのゲー ト電極パッド428及びドレイン電極430とは互いに 鏡像関係になっている。第1の入力電極(ゲート電極パ ッド) 408は、バンプ43tを介して入力側信号線6 2 aに接続され、ゲート電極パッド448は、バンプ4 3 b、バンプパッド83b、スルーホール内壁メタル7 4を介して入力側信号線62aに電気的に接続される。 同様に、ドレイン電極410は、バンプ44tを介して 出力側信号線62bに接続され、ドレイン電極430 は、バンプ44b、バンプパッド84b、スルーホール 内壁メタル73を介して出力側信号線62bに電気的に 接続される。この様にして、第1の半導体チップ51と 第2の半導体チップ52とは、それぞれのHEMTの電 極部分を対向させ、間に誘電体単層のアセンプリ基板 2 を挟む形で、バンプ接続でアセンプリ基板2の第1及び 第2主表面に接続されている。つまり、HEMT内部で の位相差が少ない構造を持つ小形・高性能の高周波半導 体装置が可能になる。つまり、第1の半導体チップ51 と第2の半導体チップ52とに分割することにより、H EMTの総フィンガー数 $N_T = 2 N_H$ を一定に維持し、総 ゲート幅を大きくしても、従来のものに比べ、HEMT 内部の出力信号間に位相差を約半分に低減することが出 来る。

【0048】誘電体単層のアセンブリ基板2を用いることにより、第1の半導体チップ51及び第2の半導体チップ52の出力信号間には、新たにアセンブリ基板2のスルーホール31、32、33、34の高さ分の位相差が生じる。しかしながら、第1の実施の形態に用いた多層アセンブリ基板2に比べ、第2の実施の形態に係る誘電体単層のアセンブリ基板2は安価であるため、より安

価な高周波半導体装置を実現出来る。アセンブリ基板 2 のスルーホール31,32,33,34の高さによる位 相差が気にならない周波数或いは出力電力を持つHEM Tを使用した高周波半導体装置においては、第2の実施 の形態に係る構造は有効である。

【0049】図示を省略しているが、本発明の第1の実 施の形態の変形例に係る高周波半導体装置と同様に、第 1の半導体チップ51に半田等の熱伝導性接着剤を介し て放熱板が接着され、第2の半導体チップ52に熱伝導 性接着剤を介して放熱板を接着して、更に放熱特性を改 10 善することも可能である。

【0050】(第3の実施の形態)第3の実施の形態に 係る高周波半導体装置が第1及び第2の実施の形態に係 る高周波半導体装置と異なる点は、第1の半導体チップ 53及び第2の半導体チップ54上にHEMTに加え信 号線等の受動素子が形成されている点である。本実施の 形態では、HEMTに接続される入力及び出力伝送線路 用信号線が半導体チップ上に形成されている。アセンブ リ基板2の半導体チップ実装時半導体チップ上伝送線路 用信号線と対向する部分にこの信号線とペアになるグラ 20 ンド面を設けることにより、半導体チップとアセンブリ 基板2を合わせて伝送線路が構成される構造を持つ。こ の様に、高周波半導体装置の形態として、第1の半導体 チップ53及び第2の半導体チップ54HEMTとその 電極のみが形成される構成の他、半導体チップに加え一 部の受動素子等から作られた回路が形成される構成をと ることも可能である。

【0051】図10及び図11に示すように、本発明の 第3の実施の形態に係る高周波半導体装置は、半導体能 動素子(HEMT)と受動素子とが形成された第1の半 30 導体チップ53、同様に半導体能動素子(HEMT)と 受動素子とが形成された第2の半導体チップ54と、こ の第1の半導体チップ53及び第2の半導体チップ54 をそれぞれ第1及び第2の主表面にフリップチップ構造 で搭載する多層構造のアセンブリ基板2とから構成され ている。

【0052】第1の実施の形態と同様に、多層構造のア センプリ基板2の中心層には、一定の線幅を有するスト ライプ形状の入力側信号配線 6 5 a 及び出力側信号配線 **65 bが埋め込まれている。そして、入力側信号配線 6 40** 5 a に対向して、多層構造のアセンブリ基板 2 の第 1 の 主表面に第1入力側グランドプレート66a、アセンブ リ基板2の第2の主表面に第2入力側グランドプレート 67aが配置されストリップライン構造を実現してい る。一方、出力側信号配線65bに対向して、アセンブ リ基板2の第1の主表面に第1出力側グランドプレート 66b、アセンブリ基板2の第2の主表面に第2出力側 グランドプレート67bが配置されストリップライン構 造を実現している。多層構造のアセンブリ基板2には、 スルーホール35t, 35b, 36t, 36bが形成さ 50 在するのと等価である。ゲート電極集合配線448、ド

れている。スルーホール35t, 35b, 36t, 36 bには、それぞれ、スルーホール内壁メタル75t,7 5 b, 7 6 t, 7 6 bが形成されている。スルーホール 内壁メタル76tの上端にはパンプパッド84tが、ス ルーホール内壁メタル76tの下端には出力側信号配線 65bが接続され、スルーホール内壁メタル75tの上 端にはパンプパッド83tが、スルーホール内壁メタル 75tの下端には入力側信号配線65aが接続されてい る。更に、スルーホール内壁メタル76bの下端にはバ ンプパッド84bが、スルーホール内壁メタル76bの 上端には出力側信号配線65bが接続され、スルーホー ル内壁メタル75bの下端にはバンプパッド83bが、

スルーホール内壁メタル75bの上端には入力側信号配

20

線65aが接続されている。 【0053】図10に示すように、第1の半導体チップ 一部)409とゲート電極409を集合する第1の入力 電極(ゲート電極集合配線)448が形成されている。 ゲート電極集合配線448には、マイクロストリップ線 路の信号線となるチップ側入力配線13aが接続されて いる。チップ側入力配線13aの先端にはバンプパッド 15が形成されている。図1の平面図には、総フィンガ 一数N_H=10本のゲートフィンガーが示されている。 更に、櫛型構造を持つゲート電極409と対向して、櫛 型構造のドレイン電極410が配置されている。ゲート 電極集合配線448と同様に、ドレイン電極410の5 本の歯(フィンガー部)を集合する部分となる第1の出 力電極(ドレイン電極集合部)には、マイクロストリッ プ線路の信号線となるチップ側出力配線13bが接続さ れている。チップ側出力配線13bの先端にはパンプパ ッド16が形成されている。ドレイン電極410の櫛の 5本のフィンガー部を挟むようにゲート電極409が配 置され、ゲート電極409を挟んで更に、4本のストラ イプ状のソース電極411が配置されている。即ち、櫛 型構造のドレイン電極410の5本のフィンガー部と4つ 本のストライプ状のソース電極411とは、インターデ ィジタルに配置され、それぞれの、ドレイン電極410 とソース電極411との間に細線のゲート電極409が 配置されている。ドレイン電極410、ソース電極41 1、及びゲート電極409は、活性領域405の内部に 配置されている。ストライプ状のソース電極411のそ れぞれは、互いにエアーブリッジ311,312により 接続され、エアーブリッジ311,312は、平面パタ ーン上、活性領域405の外部に位置するソース電極パ ッド412,413に接続されている。ソース電極パッ ド412, 413のゲート電極409に対向する部分 (活性領域405の内部に位置する部分) はストライプ 状のソース電極411と同一の機能をなすので、実質的

には活性領域405の内部には、6本のソース電極が存

レイン電極集合部、チップ側入力配線13a、チップ側 出力配線13b等は、活性領域405の外部に位置す る。チップ側入力配線13aの先端のパンプパッド1 5、チップ側出力配線13bの先端にはバンブパッド1 6、及びソース電極パッド412,413のそれぞれの 上部には、パンプ43t, 44t, 41t, 42tが配 置されている。

【0054】平面図の図示を省略しているが、第2の半 導体チップ54には、図10と同様なチップ側入力配線 14a、チップ側出力配線14b、及びこれらに接続さ 10 れる第2の入力電極(ゲート電極集合配線) 449、第 2の出力電極(ドレイン電極集合部)を有する櫛型構造 のHEMTが配置されている。櫛型構造のドレイン電極 430と複数のストライプ状のソース電極とは、インタ ーディジタルに配置され、それぞれの、ドレイン電極4 30とソース電極との間にゲートフィンガー部が配置さ れている。ドレイン電極430、ソース電極、及びゲー トフィンガー部は、活性領域406の内部に配置されて いる。4本のストライプ状のソース電極のそれぞれは、 互いにエアーブリッジ313、314により接続され、 エアーブリッジ313、314は、平面パターン上、活 性領域406の外部に位置する一組のソース電極パッド 432, 435に接続されている。チップ側入力配線1 4 a の先端のバンプパッド、チップ側出力配線 1 4 b の 先端のバンプパッド、及び一組のソース電極パッドのそ れぞれの上部には、バンプ43b、44b、41b(図 示省略), 42b (図示省略) が配置されている。

【0055】第1の実施の形態と同様に、第1の半導体 チップ53に搭載されたHEMTのパターンと及び第2 の半導体チップ54に搭載されたHEMTのパターンと 30 【0058】図12に示すように、第1の半導体チップ は、多層構造のアセンブリ基板2に関して互いに実質的 な鏡像関係になっている。例えば、図11に示すよう に、第1の半導体チップ53に搭載されたHEMTのゲ ート電極集合配線448及びドレイン電極410と第2 の半導体チップ54に搭載されたHEMTのゲート電極 パッド428及びドレイン電極430とは互いに実質的 な鏡像関係になっている。ゲート電極集合配線448 は、パンプ43tを介してパンプパッド83tに接続さ れ、ゲート電極パッド448は、パンプ43bを介して パンプパッド83bに接続されるので、結局、スルーホ 40 ール内壁メタル75t、75bにより、ゲート電極集合 配線448及び448は、共に入力側信号線65aに電 気的に接続される。同様に、ドレイン電極410は、パ ンプ44tを介してパンプパッド84tに接続され、ド レイン電極430は、パンプ44bを介してパンプパッ ド84bに接続されるので、結局、スルーホール内壁メ タル76t、76bにより、ドレイン電極410及び4 35は、共に出力側信号線65bに電気的に接続され る。この様にして、第1の半導体チップ53と第2の半 導体チップ54とは、それぞれのHEMTの電極部分を 50 のでその説明を省略する。

22

対向させ、間に多層構造のアセンブリ基板2を挟む形 で、パンプ接続でアセンブリ基板2の第1及び第2主表 面に接続されている。つまり、HEMT内部での位相差 が少ない構造を持つ小形・高性能の高周波半導体装置が 可能になる。この様に、第1の半導体チップ53と第2 の半導体チップ54とに分割することにより、HEMT の総フィンガー数 $N_T = 2 N_H$ を一定に維持し、総ゲート 幅を大きくしても、従来のものに比べ、HEMT内部の 出力信号間に位相差を約半分に低減することが出来る。

【0056】更に、本発明の第3の実施の形態の変形例 に係る高周波半導体装置は、図3と同様に、第1の半導 体チップ53に半田等の熱伝導性接着剤を介して放熱板 を接着し、第2の半導体チップ54に熱伝導性接着剤を 介して放熱板を接着し、放熱特性を改善することが好ま しい。

【0057】 (第4の実施の形態) 本発明の第1~第3 の実施の形態においては、フリップチップ実装の構造 (フェイスダウン構造) について説明したが、本発明は フリップチップ実装の構造に限定されるものではない。 図12及び図13に示すように、本発明の第4の実施の 形態に係る高周波半導体装置は、少なくとも半導体能動 素子(HEMT)が形成された第1の半導体チップ5 5、第2の半導体チップ56と、この第1の半導体チッ プ55及び第2の半導体チップ56をそれぞれ、ノーマ ルチップ構造(フェイスアップ構造)で第1及び第2の 主表面に搭載する多層構造のアセンブリ基板2とから構 成されている。多層構造のアセンブリ基板2の構造は、 本発明の第1の実施の形態の説明の通りであるので、重 複した説明を省略する。

55の活性領域405の外部には、第1の半導体チップ 55を貫通する4つのパイアホール11t,12t,1 3 t, 1 4 t が形成されている。パイアホール11 t は、ゲート電極(ゲートフィンガー部)409を集合す る第1の入力電極(ゲート電極パッド)408の下部に 形成されている。パイアホール12tは、ドレイン電極 410のフィンガー部を集合する第1の出力電極(ドレ イン電極集合部)の下部に形成されている。更に、バイ アホール13t,14tは、それぞれソース電極パッド 413,412の下部に形成されている。図13の断面 図に示すように、パイアホール11t, 12tの内部に はバイア内壁メタル91t,92tが形成されている。 又、ゲート電極パッド408、ドレイン電極(ドレイン 電極集合部) 410にそれぞれ対向するパイアホール1 1 t, 12 t の端部には、チップ裏面パンプパッド93 t、94tが形成されている。図13の断面図には表現 されていないが、パイアホール13t,14tの内部及 びチップ裏面の構造も同様である。第1の半導体チップ 55の他の構造は、第1の実施の形態の説明と重複する

T内部の出力信号間に位相差を約半分に低減することが 出来る。

24

【0059】平面図の図示を省略しているが、図13に 示すように、第2の半導体チップ56も同様に、活性領 域406の外部の位置に、第2の半導体チップ56を貫 通する4つのパイアホール11b, 12b, 13b (図 示省略), 14b (図示省略) が形成されている。図1 3の断面図に示すように、パイアホール11b, 12b の内部にはパイア内壁メタル91b,92bが形成され ている。又、第2の入力電極(ゲート電極パッド)42 8、第2の出力電極(ドレイン電極集合部)430にそ れぞれ対向するバイアホール11b,12bの端部に は、チップ裏面パンプパッド93b、94bが形成され ている。図13の断面図には表現されていないが、バイ アホール13b, 14bの内部及びチップ裏面の構造も 同様である。第2の半導体チップ56の他の構造は、第 1の実施の形態の第2の半導体チップ52と同様であ る。

【0061】(第5の実施の形態)本発明の第5の実施の形態は、本発明の第1の実施の形態に係るフリップチップ実装の構造(フェイスダウン構造)と本発明の第4の実施の形態に係るノーマルチップ構造(フェイスアップ構造)とを組み合わせた構造に対応する。この組み合わせ構造により、4枚の半導体チップ551,552,553,554を積層し、更にHEMTの総フィンガー数を増大(N_T=4N_{II})させた構造により、高周波出力を増大させるものである。

【0060】ノーマルチップ実装である点で異なるもの の、第1の実施の形態と同様に、第1の半導体チップ5 5に搭載されたHEMTのパターンと及び第2の半導体 チップ56に搭載されたHEMTのパターンとは、多層 構造のアセンブリ基板2に関して互いに実質的な鏡像関 係になっている。例えば、図13に示すように、第1の 半導体チップ55に搭載されたHEMTのゲート電極パ ッド408及びドレイン電極410と第2の半導体チッ プ56に搭載されたHEMTのゲート電極パッド428 及びドレイン電極430とは互いに実質的な鏡像関係に なっている。ゲート電極パッド408は、バイアホール 11t及びバンプ43tを介してバンプパッド83tに 接続され、ゲート電極パッド448は、バイアホール1 1 b 及びバンプ43 b を介してバンプパッド83 b に接 30 続されるので、結局、スルーホール内壁メタル74t、 74bにより、ゲート電極パッド408及び448は、 共に入力側信号線62aに電気的に接続される。同様 に、ドレイン電極410は、パイアホール12t及びバ ンプ44tを介してパンプパッド84tに接続され、ド レイン電極430は、バイアホール12b及びパンプ4 4 bを介してバンプパッド84 bに接続されるので、結・ 局、スルーホール内壁メタル73t、73bにより、ド レイン電極410及び433は、共に出力側信号線62 bに電気的に接続される。この様にして、第1の半導体 40 チップ55と第2の半導体チップ56とは、それぞれの HEMTの電極部分を対向させ、間に多層構造のアセン ブリ基板2を挟む形で、半導体チップを貫通するパイア ホールを介したパンプ接続でアセンブリ基板2の第1及 び第2主表面に接続されている。つまり、HEMT内部 での位相差が少ない構造を持つ小形・高性能の高周波半 導体装置が可能になる。つまり、第1の半導体チップ5 5と第2の半導体チップ56とに分割することにより、 HEMTの総フィンガー数 $N_T = 2 N_H$ を一定に維持し、

【0062】図14に示すように、本発明の第5の実施 の形態に係る高周波半導体装置は、ノーマルチップ配置 の第1の半導体チップ551、フリップチップ配置の第 2の半導体チップ552、フリップチップ配置の第3の 半導体チップ553、ノーマルチップ配置の第4の半導 体チップ554と、この4枚の半導体チップ551、5 52,553,554をそれぞれ、2枚ずつ第1及び第 2の主表面に搭載する多層構造のアセンプリ基板 2 とか ら構成されている。多層構造のアセンプリ基板2の構造 は、本発明の第1の実施の形態の説明の通りであるの で、重複した説明を省略する。アセンブリ基板2の第1 の主表面側には、ノーマルチップ配置の第1の半導体チ ップ551とフリップチップ配置の第2の半導体チップ 552とが積層され、アセンブリ基板2の第2の主表面 側には、フリップチップ配置の第3の半導体チップ55 3とノーマルチップ配置の第4の半導体チップ554と が積層されている。

【0063】図14に示すように、第1の半導体チップ 5 5 1 の破線で示す活性領域の外部となる位置に、第 1 の半導体チップ551を貫通するバイアホール511 a. 512 aが形成されている。パイアホール511 a は、ゲート電極(ゲートフィンガー部)を集合するゲー ト電極パッド408aの下部に形成されている。バイア ホール512aは、ドレイン電極410aのフィンガー 部を集合するドレイン電極集合部の下部に形成されてい る。図14の断面図に示すように、パイアホール511 a, 5 1 2 a の内部にはバイア内壁メタル 5 9 1 a, 5 92 aが形成されている。又、ゲート電極パッド408 a、ドレイン電極(ドレイン電極集合部)410aにそ れぞれ対向するバイアホール511a, 512aの端部 には、チップ裏面パンプパッド581a,582aが形 成されている。図14の断面図には表現されていない他 のバイアホールの内部及びチップ裏面の構造も同様であ る。第1の半導体チップ551の他の構造は、第4の実 施の形態の第1の半導体チップ55の説明と重複するの でその説明を省略する。

レイン電極集合部)430bにそれぞれ対向するバイアホール513b,514bの端部には、チップ裏面バンプバッド583c,584cが形成されている。チップ裏面バンプパッド583c,584cは、それぞれバンプ543b,544bを介して第3の半導体チップ553のチップ裏面バンプバッド583b,584bに電気的に接続されている。図14の断面図には表現されていない他のバイアホールの内部及びチップ裏面の構造、及び第3の半導体チップのチップ裏面バンプバッドとの接

26

が第3の半導体チップのカック製皿ハクフハットとの後 続関係も同様である。第4の半導体チップ554の他の 構造は、第4の実施の形態の第2の半導体チップ56の 説明と重複するのでその説明を省略する。

【0067】第1の半導体チップ551に搭載されたHEMTのゲート電極パッド408a及びドレイン電極410aと第4の半導体チップ554に搭載されたHEMTのゲート電極パッド428b及びドレイン電極430bとは互いに実質的な鏡像関係になっている。又、第2の半導体チップ552に搭載されたHEMTのゲート電極パッド408b及びドレイン電極410bと第3の半導体チップ553に搭載されたHEMTのゲート電極パッド428a及びドレイン電極430aとは互いに実質的な鏡像関係になっている。

【0068】第1の半導体チップ551のゲート電極パッド408aは、バイアホール511a、バンプパッド581b、バイアホール511b、ゲート電極パッド408b、バンプ541b、バンプパッド581c、及びスルーホール内壁メタル74aを介して入力側信号線62aに電気的に接続される。第4の半導体チップ554のゲート電極パッド428bは、バイアホール513b、バンプパッド583c、バンプ543b、バンプパッド583a、アンプ543a、バンプパッド583a、アンプパッド583a、アンプパッド583a、アンプパッド583a、アンプリッド543a、バンプパッド583a、アンプリッド543a、バンプパッド583a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッケーカーでアンプリッド585a、アンプリッド585a、アンプリッド585a、アンプリッケーでアンプリッド585a、アンプリッケーでアンプリッケー

【0069】同様に、第1の半導体チップ551のドレイン電極410aは、パイアホール512a、パンプパッド582b、パンプ542a、パンプパッド582b、パイアホール512b、ドレイン電極410b、パンプ542b、パンプパッド582c、及びスルーホール内壁メタル73aを介して出力側信号線62bに電気的に接続される。第4の半導体チップ554のドレイン電極430bは、パイアホール514b、パンプパッド584b、パイアホール514a、ドレイン電極430a、パンプ544b、パンプパッド584b、パイアホール514a、ドレイン電極430a、パンプ544a、パンプパッド584a、及びスルーホール内壁メタル73ab介して出力側信号線62bに電気的に接続される。

パイア内壁メタル593b,594bが形成されてい 【0070】この様にして、第1の半導体チップ551 る。又、ゲート電極パッド428b、ドレイン電極(ド 50 と第2の半導体チップ552とからなる第1の積層構造

ている。バイアホール511bは、ゲート電極(ゲート フィンガー部)を集合するゲート電極パッド408bの 下部に形成されている。パイアホール512bは、ドレ イン電極410bのフィンガー部を集合するドレイン電 極集合部の下部に形成されている。図14の断面図に示 すように、バイアホール511b,512bの内部には パイア内壁メタル591b,592bが形成されてい る。又、ゲート電極パッド408b、ドレイン電極(ド レイン電極集合部) 410 bにそれぞれ対向するパイア ホール511b, 512bの端部には、チップ裏面バン 10 プパッド581b、582bが形成されている。チップ 裏面パンプパッド581b、582bは、それぞれパン プ541a, 542aを介して第1の半導体チップ55 1のチップ裏面バンプパッド581a、582aに電気 的に接続されている。図14の断面図には表現されてい ない他のバイアホールの内部及びチップ裏面の構造、及 び第1の半導体チップのチップ裏面バンプパッドとの接 続関係も同様である。第2の半導体チップ552の他の 構造は、第1の実施の形態の第1の半導体チップ51の 説明と重複するのでその説明を省略する。

【0065】第3の半導体チップ553の破線で示す活 性領域の外部となる位置に、第3の半導体チップ553 を貫通するバイアホール513a, 514aが形成され ている。バイアホール513aは、ゲート電極(ゲート フィンガー部)を集合するゲート電極パッド428aの 上部に形成されている。バイアホール514aは、ドレ イン電極430aのフィンガー部を集合するドレイン電 極集合部の上部に形成されている。図14の断面図に示 すように、バイアホール513a, 514aの内部には パイア内壁メタル593a, 594aが形成されてい る。又、ゲート電極パッド428a、ドレイン電極(ド レイン電極集合部)430aにそれぞれ対向するバイア ホール513a, 514aの端部には、チップ裏面バン プパッド583a、584aが形成されている。図14 の断面図には表現されていない他のバイアホールの内部 及びチップ裏面の構造も同様である。第3の半導体チッ プ553の他の構造は、第1の実施の形態の第2の半導 体チップ52の説明と重複するのでその説明を省略す る。

【0066】第4の半導体チップ554の破線で示す活 40 性領域の外部となる位置に、第4の半導体チップ554 を貫通するバイアホール513b、514bが形成され ている。バイアホール513bは、ゲート電極(ゲート フィンガー部)を集合するゲート電極パッド428bの 上部に形成されている。バイアホール514bは、ドレイン電極430bのフィンガー部を集合するドレイン電 極集合部の上部に形成されている。図14の断面図に示すように、バイアホール513b、514bの内部には パイア内壁メタル593b、594bが形成されている。又 ゲート電極パッド428b ドレイン電極(ド 50

と、第3の半導体チップ553と第4の半導体チップ554とからなる第2の積層構造とを、それぞれ多層構造のアセンブリ基板2を挟んで、アセンブリ基板2の第1及び第2主表面に接続される。つまり、第1の半導体チップ551、第2の半導体チップ552、第3の半導体チップ553及び第4の半導体チップ554との4枚に分割することにより、入/出力信号間における位相差を増大することなく、HEMTの総フィンガー数を増大し(N_T=4N_{II}を)し、高周波で高出力を実現出来る。

【0071】(第6の実施の形態) 既に述べた第1~第 10 5の実施の形態の説明においては、実質的な鏡像関係を 実現するように、アセンブリ基板2の第1及び第2の主 表面に互いに対称となる関係で、複数(2の倍数)の半 導体チップが配置された構造を示した。しかし、総フィ ンガー数が大きな出力段の高周波・高出力の半導体チッ プが、互いに対称に配置されていれば良いのであって、 より一般には、すべての半導体チップが、アセンブリ基 板2の第1及び第2の主表面に、対称に配置されている 必要はない。例えば、図15に示すように、アセンブリ 基板2の第1の主表面に5枚の半導体チップが実装さ れ、アセンブリ基板2の第2の主表面に2枚の半導体チ ップが実装された非対称の実装構造でも構わない。図1 5においては、多層構造のアセンブリ基板2の第1の主 表面側に、IFチップ101、ミキサチップ102、バ ッファチップ103,第1の初段中出力電力増幅器チッ プ104t、及び第1の最終段高出力電力増幅器チップ 105 t が搭載されている。一方、アセンブリ基板2の 第2の主表面側には、第1の初段中出力電力増幅器チッ プ104t及び第1の最終段高出力電力増幅器チップ1 05 t と、それぞれ実質的な鏡像関係となるように、第 30 2の初段中出力電力増幅器チップ104b及び第2の最 終段高出力電力増幅器チップ105bが搭載されてい る。多層構造のアセンブリ基板2の中心層には、一定の 線幅を有する信号線 1 6 1 , 1 6 2 , 1 6 3 , 1 6 4 , 165,166が埋め込まれている。図示を省略してい るが、信号線161, 162, 163, 164, 16 5,166とでストリップ線路を構成すべく、多層構造 のアセンブリ基板2の第1及び第2の主表面には、それ ぞれグランドプレートが配置されている。 IFチップ 1 01の入力側は、パンプ141とスルーホール131を 40 介して信号線161に接続され、出力側は、バンプ14 2とスルーホール132を介して信号線162に接続さ れている。ミキサチップ102の入力側は、パンプ14 3とスルーホール133を介して信号線162に接続さ れ、出力側は、パンプ144とスルーホール134を介 して信号線163に接続されている。バッファチップ1 03の入力側は、パンプ145とスルーホール135を 介して信号線163に接続され、出力側は、パンプ14 6とスルーホール136を介して信号線164に接続さ れている。

【0072】第1の初段中出力電力増幅器チップ104 tの入力側は、バンプ147tとスルーホール137t を介して信号線164に接続され、出力側は、パンプ1 48 tとスルーホール138 tを介して信号線165に 接続されている。第1の最終段高出力電力増幅器チップ 105 tの入力倒は、パンプ149 tとスルーホール1 39 tを介して信号線165に接続され、出力側は、バ ンプ150tとスルーホール140tを介して信号線1 66に接続されている。第2の初段中出力電力増幅器チ ップ104bの入力側は、バンプ147tと実質的な鏡 像関係の位置にあるパンプ147bとスルーホール13 7 bを介して信号線 1 6 4 に接続され、出力側は、バン プ148 tと実質的な鏡像関係の位置にあるパンプ14 8 bとスルーホール 1 3 8 bを介して信号線 1 6 5 に接 続されている。第2の最終段高出力電力増幅器チップ1 05bの入力側は、バンプ149tと実質的な鏡像関係 の位置にあるバンプ149bとスルーホール139bを 介して信号線165に接続され、出力側は、バンプ15 0 tと実質的な鏡像関係の位置にあるバンプ150bと スルーホール140bを介して信号線166に接続され ている。

【0073】この様にして、高出力が要求される第1の 初段中出力電力増幅器チップ104tと第2の初段中出 力電力増幅器チップ104bとは、それぞれのHEMT の電極部分を対向させ、間に多層構造のアセンブリ基板 2を挟んで互いにバンプ接続され、単一の能動素子とし て動作可能である。又、高出力が要求される第1の最終 段高出力電力増幅器チップ105 tと第2の最終段高出 力電力増幅器チップ105bとは、それぞれのHEMT の電極部分を対向させ、間に多層構造のアセンブリ基板 2を挟んで互いにバンプ接続され、単一の能動素子とし て動作可能である。つまり、HEMT内部での位相差が 少ない構造を維持しつつ、HEMTの総フィンガー数を 増大し $(N_T = 2 N_H)$ 、従来のものに比べ、HEMTの 全体としての出力を増大出来る。一方、 I F チップ10 1、ミキサチップ102、パッファチップ103は小信 号用の半導体チップであり、フィンガー数を多くする必 要はないので、アセンブリ基板2の第1の主表面側のみ に配置されている。図15に示す構造で、軽量・コンパ クトで高周波・高出力の高周波帯無線通信器を実現出来 る。

【0074】(その他の実施の形態)上記のように、本発明は第1~第6の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0075】既に述べた第1~第5の実施の形態の説明においては、HEMTを用いた高周波半導体装置について述べてきたが、本発明はこの他、MESFET、HB

図である(その4)。

T、SIT等の他の半導体能動素子に対しても適用可能 である。又、ソース電極等の第1の主電極、ドレイン電 極等の第2の主電極、ゲート電極等の制御電極のすべて が半導体チップの同一主表面に位置する横型構造の半導 体能動素子だけでなく、第1及び第2の主電極のそれぞ れが、互いに対向する第1及び第2の主表面に位置する 縦型構造の半導体能動素子に対しても適用可能である。 縦型構造の半導体能動素子の場合は、エアーブリッジ構 造は、必ずしも必要ではない。

【0076】又、物理的距離に起因する位相差が問題に 10 なる受動素子のみで構成される高周波回路装置、或い は、物理的距離に起因する位相差が問題になる半導体チ ップを用いないで構成される高周波回路装置にも適用可 能である。その他、本発明の要旨を逸脱しない範囲で、 種々変形して実施出来る。この様に、本発明はここでは 記載していない様々な実施の形態等を含むことは勿論で ある。したがって、本発明の技術的範囲は上記の説明か ら妥当な特許請求の範囲に係る発明特定事項によっての み定められるものである。

[0077]

【発明の効果】以上詳述したように本発明の高周波半導 体装置によれば、半導体能動素子内部での位相差を少な く高周波特性を2次元平面で均一に維持しつつ、高出力 動作が可能な高周波半導体装置を提供することが可能に なる。

【0078】本発明の高周波半導体装置によれば、放熱 特性が良く、小型で、高出力動作が可能な高周波半導体 装置を提供することが可能になる。

【図面の簡単な説明】

装置に実装する半導体チップの上面から見た平面図であ る。

【図2】本発明の第1の実施の形態に係る高周波半導体 装置の実装状態を示す図で、図2 (a) は、図1のA-A方向に沿った断面図、図2(b)はB-B方向に沿っ た断面図である。

【図3】本発明の第1の実施の形態の変形例(第2の変 形例)に係る高周波半導体装置で、図1のA-A方向に 沿った断面図に対応する。

【図4】本発明の第1の実施の形態に係る高周波半導体 40 ある。 装置に実装する半導体チップの製造工程を示す工程断面 図である(その1)。

【図5】本発明の第1の実施の形態に係る高周波半導体 装置に実装する半導体チップの製造工程を示す工程断面 図である(その2)。

【図6】本発明の第1の実施の形態に係る高周波半導体 装置に実装する半導体チップの製造工程を示す工程断面 図である(その3)。

【図7】本発明の第1の実施の形態に係る高周波半導体 装置に実装する半導体チップの製造工程を示す工程断面·50 4 t, 4 b 放熱板

【図8】本発明の第1の実施の形態に係る高周波半導体 装置に実装する半導体チップの製造工程を示す工程断面 図である(その5)。

30

- 【図9】本発明の第2の実施の形態に係る高周波半導体 装置の実装状態を示す図で、図9(a)は、図1のA-A方向に沿った断面図に対応し、図9(b)はB-B方 向に沿った断面図に対応する。
- 【図10】本発明の第3の実施の形態に係る高周波半導 体装置に実装する半導体チップの上面から見た平面図で ある。
- 【図11】図10のB-B方向に沿って見た本発明の第 3の実施の形態に係る高周波半導体装置の断面図であ る。
- 【図12】本発明の第4の実施の形態に係る高周波半導 体装置に実装する半導体チップの上面から見た平面図で ある。
- 【図13】図12のB-B方向に沿って見た本発明の第 4の実施の形態に係る高周波半導体装置の断面図であ 20 る。
 - 【図14】図12のB-B方向に沿って見た断面図に対 応する、本発明の第5の実施の形態に係る高周波半導体 装置の断面図である。
 - 【図15】高周波信号の伝搬方向に沿った本発明の第6 の実施の形態に係る高周波半導体装置の断面図である。
 - 【図16】従来の高周波半導体装置に実装する半導体チ ップ(電力増幅器用HEMT)のレイアウトを示す平面 図である。
- 【図17】本発明の第1の実施の形態の変形例(第2の 【図1】本発明の第1の実施の形態に係る高周波半導体 30 変形例)に係る高周波半導体装置の図2に対応する断面 図である。
 - 【図18】本発明の第1の実施の形態の変形例(第3の 変形例)に係る高周波半導体装置の図2に対応する断面 図である。
 - 【図19】本発明の第1の実施の形態の変形例(第4の 変形例)に係る高周波半導体装置に実装する半導体チッ プの上面から見た平面図である。
 - 【図20】図20(a)は、図19のA-A方向に沿っ た断面図、図20(b)はB-B方向に沿った断面図で
 - 【図21】本発明の第1の実施の形態の変形例(第5の 変形例)に係る高周波半導体装置に実装する半導体チッ プの上面から見た平面図である。

【図22】図21のA-A方向に沿った断面図である。 図21のB-B方向に沿った断面図は、図20(b)と 同様であるので省略する。

【符号の説明】

2 アセンブリ基板

3 t, 3 b 熱伝導性接着剤

11t, 12t, 13t, 14t, 511a, 512 a, 511b, 512b, 513a, 514a, 513 b, 514b パイアホール

13a チップ側入力配線

13b チップ側出力配線

15, 16, 81t, 82t, 83t, 84t, 81 b, 82b, 83b, 84b バンプパッド

21 半導体基板(半導体ウエハ)

22 パッファ層

23 チャネル層

24 スペーサ層

25 電子供給層

26 ショットキーコンタクト層

27 オーミックコンタクト層

28 酸化膜(SiOz膜)

31, 32, 33t, 33b, 34t, 34b, 35 t, 35b, 36t, 36b, $131 \sim 136$, 137t, 138t, 139t, 139t, 140t, 137 b, 138b, 139b, 139b, 140b スルー ホール

41t, 42t, 43t, 44t, 41b, 42b, 4 3 b, 44 b, $141 \sim 146$, 147 t, 148 t, 149, 150t, 147b, 148b, 149, 15 0b, 541a, 542a, 541b, 542b, 54 3a, 544a, 543b, 544b バンプ 51,53,55,551 第1の半導体チップ 52,54,56,552 第2の半導体チップ 553 第3の半導体チップ

5 5 4 第 4 の 半 導体 チップ

61a 第1入力側グランドプレート

61b 第1出力側グランドプレート

62a,65a 入力側信号配線

62b, 65b 出力側信号配線

63a 第2入力側グランドプレート

63b 第2出力側グランドプレート

64a 入力側グランドプレート

64b 出力側グランドプレート

65a 入力側信号配線

65b 出力側信号配線

66a 第1入力側グランドプレート

66b 第1出力側グランドプレート

67a 第2入力側グランドプレート

67b 第2出力側グランドプレート

71, 72, 73, 73t, 73b, 74, 74t, 7 4b, 75t, 75b, 76t, 76b スルーホール 内壁メタル

32

10 91t, 92t, 91b, 92b, 591a, 592 a, 591b, 592b, 593a, 594a, 593 b, 594b バイア内壁メタル

93t, 94t, 93b, 94b, 581a, 582 a, 581b, 582b, 581c, 582c, 583 b, 584b, 583c, 584c チップ裏面バンプ パッド

101 IFチップ

102 ミキサチップ

103 バッファチップ

104t 第1の初段中出力電力増幅器チップ 20

104b 第2の初段中出力電力増幅器チップ

105 t 第1の最終段高出力電力増幅器チップ

105b 第2の最終段高出力電力増幅器チップ

311, 312, 313, 314, 311a, 312 a, 313a, 314a, 311b, 312b, 313

b, 314b エアーブリッジ

405, 406 活性領域 408, 428, 408a, 428a, 408b, 42

8 b ゲート電極パッド

30 409 ゲート電極 (ゲートフィンガー部)

410, 430, 410a, 430a, 410b, 43

0 b ドレイン電極


411, 431 ソース電極

412, 413, 432, 433 ソース電極パッド

448,449 ゲート電極集合配線


701t, 701b, 702t, 702b 封止用樹脂

【図1】




311, 312: エア-ブリッジ 41t, 42t, 43t, 44t: バンブ 412, 413: ソ-ス電極パッド

【図12】




311,312:エア-ブリッジ 11t,12t,13t,14t:パイアホール 412,413:ソース電極パッド

【図2】




[図3]




[図4]

410:ドレイン電極 411:ソース電極




【図5】


409:ゲート電極




[図6]




【図7】




[図8]




【図9】




[図10]



[図11]




【図13】



11t,11b,12t,12b:バイアホール 91t,91b,92t,92b:パイア内壁メタル 93t,93b,94t,94b:チップ裏面パンプパッド 83t,83b,84t,84b: バンブパッド 73t,73b,74t,74b: スルーホール内壁メタル 311,312,313,314:エア-ブリッジ

【図15】




104t,104b: 初段中出力電力増福器チップ 105t,105b: 最終段高出力電力増幅器チップ

141,142,143,144,145,146,147t,147b,148t,148b,149t,149b,150t,150b:パンプ

131,132,133,134,135,136,137t,137b,138t,138b,139t,139b,140t.140b:スルーホール

161,162,163,184,165,168:信号線

【図14】




511a,511b,512a,512b,513a,513b514a,514b:パイフホール

541a,541b,542a,542b,543a,543b,544a,544b:パンプ


581a,581b,581c,582a,582b,582c,583a,583b,583c,584a,584b,584c:パンプパッド

591a.591b.592a.592b,593a,593b,594a,594b:バイア内腔メタル




242, 243:ソース電型パッド


【図17】



【図18】




【図22】




31.32.33t,33b,34t,34b:スルーホール 41t,42t,43t,44t,41b,42b,43b,44b:パンプ 412,413,432,433:ソース電極パッド

[図20]



[図21]



(72)発明者 井関 裕二 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER•

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.